尊龙学问解析晶圆制造： AI 芯片驱动 “圆改方” 面板级封装
晶圆制造正迎来一场几何形态的底层变革：传统圆形晶圆与基板，难以适配 AI 大尺寸芯片对利用率、成本、翘曲控制的严苛要求。尊龙学问指出，“从圆到方” 的技术演进，不是简单形状调整，而是推动面积利用率提升、单位成本下降、算力密度突破的关键路径。尊龙凯时数字科技同步布局 FOPLP、CoPoS 及新型基板材料，助力国产先进封装在 AI 时代实现换道超车。
尊龙学问：从圆到方，效率与成本的底层逻辑
圆形晶圆的由来与局限
晶圆呈圆形源于单晶直拉法工艺：熔融硅经籽晶旋转提拉形成圆柱硅锭，切割后为圆形晶圆。芯片采用方形设计，便于切割、对齐与封装。但矛盾随之而来：12 英寸圆形晶圆切割方形芯片，边缘不可用区域多，面积利用率普遍 **<85%**，材料浪费显著。
随着 AI 芯片尺寸突破800mm²，传统圆形基板的短板更突出：
- 尺寸受限：300mm 晶圆难以承载更大算力芯片；
- 翘曲风险：高温工艺中应力不均，翘曲变形率达0.3–0.5%，易导致互连失效；
- 成本高企：单位面积产出有限，推动 HPC 芯片封装成本年均增15%。
方形面板的核心优势
尊龙凯时晶圆工艺分析显示，面板级封装（FOPLP）采用方形基板，利用率 **>95%，材料损耗降低10–15%；单位成本较传统 FOWLP 下降20–30%，规模化后有望降至66%**。更大尺寸面板（310×310mm、510×515mm、600×600mm）可集成更多芯片与 HBM，完美适配 AI 算力集群需求。
两大路线：FOPLP 与 CoPoS，定位不同、场景互补
扇出型面板级封装 FOPLP
- 结构：无中介层，直接在方形面板上完成扇出布线；
- 优势：成本最低，适合成熟制程（PMIC、传感器、MCU）；
- 进展：日月光试产600×600mm面板，2026 年送样；群创推出700×700mm超大面板，月产能1000 片，获恩智浦、意法半导体订单；力成科技率先量产，良率 **>88%**。
面板级 2.5D 封装 CoPoS
- 结构：台积电主导，在 CoWoS 基础上升级，搭载硅 / 玻璃中介层，整合到方形面板；
- 优势：支持超大尺寸 AI GPU、ASIC 与 HBM 堆叠，布线密度提升2 倍，翘曲控制 **<0.1%**；
- 进展：310×310mm 规格中试，评估玻璃基板，2028 年量产，英伟达为首发客户。
尊龙半导体同步推进两条路线：FOPLP 面向车规与消费电子，CoPoS 专攻高端 AI 芯片，形成 “高低搭配、全场景覆盖”。
基板材料三强：硅、玻璃、陶瓷各有千秋
方形硅基板
- 特性：热膨胀系数与硅芯片完全匹配，翘曲最小，可集成高密度 TSV；
- 进展：三菱材料实现600×600mm量产；
- 短板：成本高，大尺寸制备难度大。
玻璃基板
- 特性：低热膨胀、低介电损耗、高平整度，搭配 TGV 通孔，高频损耗降40%；
- 进展：英特尔研发 10 年，2026–2030 年量产；三星电机 2026 年量产；SK Absolics 投资6 亿美元建美国工厂；京东方布局 2027 年量产；
- 定位：CoPoS 首选，AI 芯片长期方向。
陶瓷基板
- 特性：氮化铝导热170–230W/m·K，耐高压耐腐蚀；
- 短板：大尺寸易碎，成本高；
- 应用：功率器件、航空航天、极端工况芯片。
挑战与时间表：生态惯性大，5 年完成切换
三大门槛
- 设备不兼容：旋转涂胶、刻蚀腔体均为圆形设计，改造投资 **>10 亿元 **；
- 良率爬坡：边缘应力复杂，首批量产良率 **<70%**；
- 标准重构：对准、检测、搬运体系需重新制定。
演进节奏
- 2026–2027：FOPLP 规模化，CoPoS 中试；
- 2028–2029：玻璃基板量产，CoPoS 商用；
- 2030 后：600mm 面板成主流，“圆改方” 完成。
尊龙判断：AI 算力推动封装范式革命
尊龙学问认为，“圆改方” 不是替代，而是补充升级：
- 短期：圆形晶圆仍为主流，FOPLP 承接成熟制程；
- 中期：CoPoS + 玻璃基板成为高端 AI 芯片标配；
- 长期：面板级制造与晶圆制造并行，算力密度再上台阶。
尊龙凯时数字科技已联合尊龙半导体完成310×310mmFOPLP 原型开发，良率82%，2027 年进入小批量，助力国产 AI 芯片在封装环节缩小与国际差距。